TAR1 AR2：将 AR1的内容传送至 AR2 (S7-300, S7-400) 说明 使用“将 AR1 的内容传送至 AR2”指令，将地址寄存器 1(AR1) 中的内容复制到地址寄存器 2 (AR2) 中。 无论逻辑运算结果以及状态位如何，CPU都会执行该指令。该指令既不影响逻辑运算结果也 不影响状态位。 该指令不会更改累加器中的内容。 示例以下示例说明了该指令的工作原理：TAR2：将 AR2 的内容传送至累加器 1 (S7-300, S7-400) 说明 使用“将 AR2的内容传送至累加器 1”指令，将地址寄存器 2 (AR2) 的内容传送到累加器 1 中。 因此累加器 1 的内容将移动到累加器 2中。 无论逻辑运算结果以及状态位如何，CPU 都会执行该指令。该指令既不影响逻辑运算结果也 不影响状态位。 示例以下示例说明了该指令的工作原理：
TAR2：将 AR2的内容传送至双字 (S7-300, S7-400) 说明 使用“将 AR2 的内容传送至双字”指令，将地址寄存器 2 (AR2)中的内容传送到双字。因此 必须在下列某个存储区对该双字进行寻址： • 位存储器 (M) • 临时本地数据 (L) • 数据块(DB，DI)无论逻辑运算结果以及状态位如何，CPU 都会执行该指令。该指令既不影响逻辑运算结果也 不影响状态位。该指令不会更改累加器中的内容。 参数 下表列出了“将 AR2 的内容传送至双字”指令的参数： 参数 声明 数据类型 存储区说明Output DWORD D、M、L 累加器 2 中的内容将传送 到的操作数。转换操作 (S7-300, S7-400)BTI：将 BCD 码转换为 16 位整型 (S7-300, S7-400) 说明 使用“将 BCD 码转换为 16位整型”指令，将累加器 1 低字中的值转换为 16 位整数。该指 令将待转换的字解释为三位二进制编码表示的十进制数 (BCD)。累加器 1 的 1 到 11 位将指示待转换的值。允许的值范围为“-999”到“+999”。 结果值的符号将从累加器 1 的位 15读取。如果该位的信号状态为“0”，则符号为正。如果该 位的信号状态为“1”，则符号为负。位 12 至位 14 在转换中不使用。 如果该BCD 码包含有伪四位二进制值，则 CPU 将报告编程错误并打开组织块“OB121”。如 果组织块 OB121 不存在，则 CPU将变更为 STOP 模式。 转换结果将保存在累加器 1 的低字中。累加器 1 高字中的内容不受该指令的影响。ITB：将 16位整型转换为 BCD 码 (S7-300, S7-400) 说明 使用“将 16 位整型转换为 BCD 码”指令，将累加器 1低字中的值转换为三位二进制编码表 示的十进制数 (BCD)。该指令把待转换的值解释为 16 位整数。 累加器 0 的 1 到 11位将指示待转换的值。允许的值范围为“-999”到“+999”。如果待转换的 值超出此范围，则 OV 和 OS位将置位为信号状态“1”。此时不执行转换。 从累加器 1 的第 12 到 15位中所读取的结果为值的符号。如果该些位的信号状态为“0”，则 符号为正。如果这四位的信号状态均为“1”，则符号为负。转换结果将保存在累加器 1 的低字中。累加器 1 高字中的内容不受该指令的影响。BTD：将 BCD 码转换为 32 位整型(S7-300, S7-400) 说明 使用“将 BCD 码转换为 32 位整型”指令，将累加器 1 中的值转换为 32位整数。该指令把 待转换的值解释为七位二进制编码表示的十进制数 (BCD)。 累加器 1 的 0 到 27位将指示待转换的值。所允许的值范围为“-9999999”到“+9999999”。 结果值的符号将从累加器 1 的位 31读取。如果该位的信号状态为“0”，则符号为正。如果该 位的信号状态为“1”，则符号为负。位 28 至位 30 在转换中不使用。该指令的结果将保存在累加器 1 中。累加器 2 的内容保持不变。 如果该 BCD 码包含有伪四位二进制值，则 CPU将报告编程错误并打开组织块“OB121”。如 果组织块 OB121 不存在，则 CPU 将变更为停止模式。BTD：将 BCD 码转换为32 位整型 (S7-300, S7-400) 说明 使用“将 BCD 码转换为 32 位整型”指令，将累加器 1 中的值转换为 32位整数。该指令把 待转换的值解释为七位二进制编码表示的十进制数 (BCD)。 累加器 1 的 0 到 27位将指示待转换的值。所允许的值范围为“-9999999”到“+9999999”。 结果值的符号将从累加器 1 的位 31读取。如果该位的信号状态为“0”，则符号为正。如果该 位的信号状态为“1”，则符号为负。位 28 至位 30 在转换中不使用。该指令的结果将保存在累加器 1 中。累加器 2 的内容保持不变。 如果该 BCD 码包含有伪四位二进制值，则 CPU将报告编程错误并打开组织块“OB121”。如 果组织块 OB121 不存在，则 CPU 将变更为停止模式。DTB：将 32位整型转换为 BCD 码 (S7-300, S7-400) 说明 使用“将 32 位整型转换为 BCD 码”指令，将累加器 1中的值转换为七位二进制编码表示的 十进制数 (BCD)。该指令把待转换的值解释为 32 位整数。 累加器 1 的 0 到 27位将指示待转换的值。所允许的值范围为“-9999999”到“+9999999”。如 果待转换的值超出此范围，则 OV 和 OS位将置位为信号状态“1”。此时不执行转换。 结果值的符号将从累加器 1 的 28 到 31位读取。如果该些位的信号状态为“0”，则符号为正。 如果这四位的信号状态均为“1”，则符号为负。 该指令的结果将保存在累加器 1中。累加器 2 的内容保持不变。DTR：将 32 位整数转换为浮点数 (S7-300, S7-400) 说明 使用“将 32位整数转换为浮点数”指令，将累加器 1 中的值转换为浮点数。该指令把待转 换的值解释为 32 位整数。 由于 32位整数的精度比浮点数高，因此转换结果将四舍五入到下一个整数。 该指令的结果将保存在累加器 1 中。累加器 2的内容保持不变。INVI：对 16 位整数求反码 (S7-300, S7-400) 说明 使用“对 16 位整数求反码”指令，将累加器1 低字中的值逐位取反。 在执行期间，该指令对累加器 1 低字中每个位的信号状态进行取反。将 1 替换为 0，将 0 替 换为 1。结果保存在累加器 1 的低字中。累加器 1 高字中的内容不受该指令的影响。INVD：对 32 位整数求反码 (S7-300,S7-400) 说明 使用“对 32 位整数求反码”指令可以将累加器 1 中的值逐位取反。 在执行期间，该指令将累加器 1中所有位的信号状态取反。将 1 替换为 0，将 0 替换为 1。 该指令的结果将保存在累加器 1 中。累加器 2的内容保持不变。NEGI：对 16 位整数求反码 (S7-300, S7-400) 说明 使用“对 16位整数求反码”指令，通过取反来更改累加器 1 低字中值的符号。该指令将累 加器 1 的值解释为 16 位整数。该指令的执行过程相当于乘以“-1”。该指令的结果保存在累加器 1 的低字中。累加器 1 高字 中的内容不受该指令的影响。 “对 16位整数求反码”指令会影响状态位 CC 0、CC 1、OV 和 OS。下表列出了该指令的结 果如何影响状态位：NEGD：对 32位整数求反码 (S7-300, S7-400) 说明 使用“对 32 位整数求反码”指令，通过取反来更改累加器 1中值的符号。该指令将累加器 1 的值解释为 32 位整数。 该指令的执行过程相当于乘以“-1”。该指令的结果将保存在累加器 1中。累加器 2 的内容保 持不变。