在信号上升沿置位操作数 (S7-1200,S7-1500) 说明 可以使用“在信号上升沿置位操作数”指令，在逻辑运算结果 (RLO) 从“0”变为“1”时置位指定操作数（<操作数 2>）。该指令将当前 RLO 与保存在边沿存储位中（<操作数 1>）上次 查询的 RLO进行比较。如果该指令检测到 RLO 从“0”变为“1”，则说明出现了一个信号上升沿。每次执行指令时，都会查询信号上升沿。检测到上升沿时，<操作数 2> 的信号状态将在一个程序循环内保持置位为“1”。在其它任何情况下，操作数的信号状态均为“0”。可以在该指令上面的操作数占位符中指定要置位的操作数（<操作数 2>）。在该指令下方的操作数占位符中，指定边沿存储位（<操作数 1>）。 说明 修改边沿存储位的地址边沿存储器位的地址在程序中Zui多只能使用一次，否则，会覆盖该位存储器。这将影响边沿评估，并且结果会变得不明确。边沿存储位的存储区域必须位于 DB（FB 静态区域）或位存 储区中。 参数下表列出了“在信号上升沿置位操作数”指令的参数：当指令框输入的信号状态从“0”变为“1”（上升沿）时，“TagOut”输出将置位一个程序循环。在其它任何情况下，输出“TagOut”的信号状态均为“0”。
N=：在信号下降沿置位操作数(S7-1200, S7-1500) 说明 可以使用“在信号下降沿置位操作数”指令，在逻辑运算结果 (RLO)从“1”变为“0”时置位指 定操作数（<操作数 1>）。该指令将当前 RLO 与保存在边沿存储位中（<操作数2>）上次 查询的 RLO 进行比较。如果该指令检测到 RLO 从“1”变为“0”，则说明出现了一个信号下降沿。每次执行指令时，都会查询信号下降沿。检测到信号下降沿时，<操作数 1> 的信号状态将在一个程序周期内保持置位为“1”。在其它任何情况下，操作数的信号状态均为“0”。可以在该指令上面的操作数占位符中指定要置位的操作数（<操作数 1>）。在该指令下方的操作数占位符中，指定边沿存储位（<操作数 2>）。 说明 修改边沿存储位的地址边沿存储器位的地址在程序中Zui多只能使用一次，否则，会覆盖该位存储器。这将影响边沿评估，并且结果会变得不明确。边沿存储位的存储区域必须位于 DB（FB 静态区域）或位存 储区中。 参数下表列出了“在信号下降沿置位操作数”指令的参数：P_TRIG：扫描 RLO 的信号上升沿 (S7-1200, S7-1500) 说明可以使用“扫描 RLO 的信号上升沿”指令查询逻辑运算结果 (RLO) 的信号状态从“0”到“1”的 变化。该指令将比较 RLO的当前信号状态与保存在边沿存储位（<操作数>）中上一次查询 的信号状态。如果该指令检测到 RLO从“0”变为“1”，则说明出现了一个信号上升沿。 每次执行指令时，都会查询信号上升沿。检测到信号上升沿时，该指令输出 Q 将立即返回程序代码长度的信号状态“1”。在其它任何情况下，该输出返回的信号状态均为“0”。 说明 修改边沿存储位的地址边沿存储器位的地址在程序中Zui多只能使用一次，否则，会覆盖该位存储器。这将影响边沿评估，并且结果会变得不明确。边沿存储位的存储区域必须位于 DB（FB 静态区域）或位存 储区中。N_TRIG：扫描 RLO的信号下降沿 (S7-1200, S7-1500) 说明 可以使用“扫描 RLO 的信号下降沿”指令查询逻辑运算结果 (RLO)的信号状态从“1”到“0”的 变化。该指令将比较 RLO 的当前信号状态与保存在边沿存储位（<操作数>）中上一次查询的信号状态。如果该指令检测到 RLO从“1”变为“0”，则说明出现了一个信号下降沿。每次执行指令时，都会查询信号下降沿。检测到信号下降沿时，该指令输出 Q 将立即返回程序代码长度的信号状态“1”。在其它任何情况下，该指令输出的信号状态均为“0”。 说明 修改边沿存储位的地址边沿存储器位的地址在程序中Zui多只能使用一次，否则，会覆盖该位存储器。这将影响边沿评估，并且结果会变得不明确。边沿存储位的存储区域必须位于 DB（FB 静态区域）或位存 储区中。R_TRIG：检测信号上升沿(S7-1200, S7-1500) 说明 使用“检测信号上升沿”指令，可以检测输入 CLK的从“0”到“1”的状态变化。该指令将输入 CLK 的当前值与保存在指定实例中的上次查询（边沿存储位）的状态进行比较。如果该指令检测到输入 CLK 的状态从“0”变成了“1”，就会在输出 Q 中生成一个信号上升沿，输出的值将 在一个循环周期内为 TRUE或“1”。 在其它任何情况下，该指令输出的信号状态均为“0”。F_TRIG：检测信号下降沿 (S7-1200, S7-1500) 说明使用“检测信号下降沿”指令，可以检测输入 CLK 的从“1”到“0”的状态变化。该指令将输入 CLK的当前值与保存在指定实例中的上次查询（边沿存储位）的状态进行比较。如果该指令 检测到输入 CLK 的状态从“1”变为“0”，则在输出Q 中生成一个信号下降沿。即，该输出的值 将为 TRUE 或“1”，并保持一个周期。在其它任何情况下，该指令输出的信号状态均为“0”。 说明 CPU 启动后的特性 在 IEC61131 标准中，描述了如果在 CPU启动时输入“CLK”的值为 FALSE，则指令“F_TRIG”将 输出“Q”设置为 TRUE 并持续一个周期。为确保“F_TRIG”在 CPU 启动后显示该标准中所描述的特性，需将“Stat_Bit”实例的值初始化为 TRUE。定时器操作(S7-1200, S7-1500) TP：生成脉冲 (S7-1200, S7-1500) 说明 使用“生成脉冲”指令，可以将输出 Q设置为预设的一段时间。当输入 IN 的逻辑运算结果 (RLO) 从“0”变为“1”（信号上升沿）时，启动该指令。指令启动时，预设的时间PT 即开始计 时。无论后续输入信号的状态如何变化，都将输出 Q 置位由 PT 指定的一段时间。当 PT 正 在计时时，在 IN输入处检测到的新的信号上升沿对 Q 输出处的信号状态没有影响。 可以在 ET 输出上查询当前时间值。该定时器值从 T#0s开始，在达到持续时间 PT 后结束。如 果 PT 时间用完且输入 IN 的信号状态为“0”，则复位 ET输出。如果在程序中未调用该指令（如， 由于跳过该指令），则 ET 输出会在超出时间 PT 后立即返回一个常数值。“生成脉冲”指令可以放置在程序段的中间或者末尾。它需要一个前导逻辑运算。 每次调用“生成脉冲”指令，都会为其分配一个 IEC定时器用于存储实例数据。 对于 S7-1200 CPU IEC 定时器是一个 IEC_TIMER 或 TP_TIME数据类型的结构，可如下声明： • 声明为一个系统数据类型为 IEC_TIMER 的数据块（例如，“MyIEC_TIMER”） •声明为块中“Static”部分的 TP_TIME 或 IEC_TIMER 类型的局部变量（例如， #MyIEC_TIMER） 对于S7-1500 CPU IEC 定时器是一个 IEC_TIMER、IEC_LTIMER、TP_TIME 或 TP_LTIME数据类型的结构，可如下 声明： • 声明为一个系统数据类型为 IEC_TIMER 或 IEC_LTIMER的数据块（例如，“MyIEC_TIMER”） • 声明为块中“Static”部分的TP_TIME、TP_LTIME、IEC_TIMER 或 IEC_LTIMER 类型的局部变量（例如，#MyIEC_TIMER）更新实例数据中的实际值 “生成脉冲”中的实例数据根据以下规则更新： • IN 输入“生成脉冲”指令将当前 RLO 与保存在实例数据 IN 参数中上次查询的 RLO 进行比较。如 果指令检测到 RLO从“0”变为“1”，则说明出现了一个信号上升沿并开始进行时间测量。在 “生成脉冲”指令处理完毕后，IN参数的值在实例数据中更新，并作为存储器位用于下 次查询。 请注意，边沿检测将在其他功能写入或初始化 IN 参数的实际值时中断。 • PT 输入 当边沿在 IN 输入处改变时，PT 输入处的值将写入实例数据中的 PT 参数。 • Q 和ET 输出 Q 和 ET 输出的实际值在以下情况下更新： – 当输出 ET 或 Q 互连时，调用该指令。 或 – 访问 Q 或 ET。如果输出未互连并且还未被查询，则不更新 Q 和 ET 输出的当前时间值。在程序中跳 过该指令，也不会对输出进行更新。 “生成脉冲”指令的内部参数用以计算 Q 和 ET 的时间值。请注意，时间测量将在其他功 能写入或初始化指令的实际值时中断。 危险重新初始化实际值的危险 在时间测量时，重新初始化 IEC 定时器的实际值会破坏 IEC 定时器的功能。更改实际值可能会导致程序和实际过程之间不一致。这会对财产和人身造成造成严重损害。 以下功能可导致实际值重新初始化： • 通过重新初始化加载块 •将快照加载为实际值 • 控制或强制执行实际值 • “WRIT_DBL”指令 在执行这些功能前，请采取以下预防措施： •在覆盖实际值之前，应确保设备始终处于安全状态。 • 在初始化 IEC 定时器的实际值前，请确保定时器已计时结束。 •如果使用快照覆盖实际值，请确保是在系统处于安全状态时拍摄的快照。 •确保程序在传输期间不读写受影响的数据。当“Tag_Start”操作数的信号状态从“0”变为“1”时，PT 参数预设的时间开始计时，且“Tag_Status”操作数置位为“1”。当前时间值存储在“Tag_ElapsedTime”操作数中。定时器计时结束时操作数“Tag_Status”的信号状态复位为。